

(1) 日本国特許庁 (JP)

## 公開特許公報 (A)

(1) 出願公開番号

特開平7-312405

(1) 公開日 平成7年(1995)11月26日

(3) 1st.CI.	登録記号	特許登記番号	F1	技術表示箇所
HO1L 23/30		S		
21/60	311	0 6918-01		
21/321				
23/78		A 3617-01		
		2 6117-01		

審査請求 替換請求 取消理由の第3 O.L (全5頁) 既判頁に次ぐ

(2) 出願番号 特願平6-102369	(7) 出願人 株式会社日立製作所 東京都千代田区麹町四丁目6番地
(1) 出願日 平成6年(1994)5月17日	(11) 出願人 株式会社日立マイコンシステム 東京都小平市上木本町5丁目22番1号
	(12) 見明者 金本 光一 東京都小平市上木本町5丁目20番1号 株式会社日立製作所半導体事業部内
	(13) 見明者 長田 俊文 東京都小平市上木本町5丁目22番1号 株式会社日立マイコンシステム内
	(14) 代理人 井原士 長田 俊文

既判頁に次ぐ


## (5) [発明の名前] 半導体装置

## (5) [要約]

(目的) 半導体装置の高機能化における実質的進歩を向上すること。

(構成) 半導体チップとそれにも気密に接続された内部リードを複雑に対応した半導体装置であって、内部構体装置の封止部周部の底面もしくは、上面から内部リードの一部を露出させる。

図1



## (特許請求の範囲)

(請求項1) キズタチップとそれに電気的に接続された内蔵リードを組合せて止したキズタ装置であって、前記キズタ装置の内蔵リードの断面形状の如きは、上面から内蔵リードの一端を突出させることを目的とするキズタ装置。

(請求項2) 前記キズタチップと内蔵リードとはパンプを介して電気的に接続して止ることを目的とするキズタ装置に記載の如きは、上面から内蔵リードの一端を突出させることを目的とするキズタ装置。

(請求項3) キズタチップとそれに電気的に接続された内蔵リードを組合せて止して止るキズタ装置であって、前記内蔵リードの一端がレジンにより埋め込まれ、その埋め込まれたリードの表面がキズタチップとの電気的には接続をなし、それそれリードの断面がレジンから露出し、その露出した部の表面が内蔵リードを介して止ることを目的とするキズタ装置。

## (発明の詳細な説明)

(0001)

(発明上の利用分野) 本発明は、キズタ装置に適用して有効な技術に関するものである。

(0002)

(技術の概要) 現在のキズタ装置には、一端に内蔵リードとキズタチップをワイヤで接続したものとパンプで接続するものとがあり、それらのリードはともにキズタ装置の内蔵リードの外側から突出した構造を有つ。

(0003)

(発明が解決しようとする課題) 本発明は、上記技術を抜粋した結果、以下のように課題を見いだした。

(0004) 既存のキズタ装置は接続を使用したシステム設計等のデフランツイジングに付い、キズタ装置を接続する部のサイズを縮小する必要がでてきた。このため、キズタ装置のサイズを縮小する事で部品の実装密度を上げて部品サイズを縮小してきた。

(0005) このキズタ装置の縮小は、主にキズタチップの縮小によりなされたものであり、内蔵リードはその縮小の対象となっていました。

(0006) このため、基板上のキズタ装置の内蔵リードが他の部品に付する縮小効果はなされていないのが現状である。

(0007) したがって、既存のキズタ装置における内蔵リードは、一端にキズタ装置の内蔵リードの外側から突出した構造を有していることから、その内蔵リードの外側から突出した内蔵リードの分だけ部品面積を占有する。基板上における部品面積が大きいという欠点があった。

(0008) 本発明の目的は、キズタ装置の部品面積にかかる部品面積を向上することが可能なように目指すものである。

(0009) 本発明の課題を達成するための内蔵リードと基板

構造は、本発明の課題を達成するための内蔵リードによるものである。

(0010)

(課題を達成するための手段) 本発明において内蔵リードの形状のうち、既往のものとの差異を除くに、内蔵リードの一端のとおりである。

(0011) キズタチップとそれに電気的に接続された内蔵リードを組合せて止したキズタ装置であって、前記キズタ装置の内蔵リードの断面形状の如きは、上面から内蔵リードの一端を突出させる。

(0012)

(作成) 上記した手順によれば、キズタチップとそれに電気的に接続された内蔵リードを組合せて止したキズタ装置であって、前記キズタ装置の内蔵リードの断面形状の如きは、上面から内蔵リードの一端を突出させることにより、キズタ装置の内蔵リードの占める部品面積に内蔵リードが有り、表面の内蔵リードの突出によって本分にとられたいた部品面積を縮小してるので、キズタ装置の部品面積における部品面積を向上することが可能となる。

(0013) 以下、本発明の構成について、次第にとじて説明する。

(0014) なお、本発明を実現するための全図において、同一部品を示すものは同一記号を用い、その通り互いの説明は省略する。

(0015)

(実施例) 図1は、本発明の一実施例であるキズタ装置の構造を説明するためのものである。

(0016) 図1に示した本実施例のキズタ装置は長方形であり、図2に五万九千の規格記からみた矩形図、図3に長辺側からみた矩形図、図4に短辺からみた矩形図をそれぞれ示す。

(0017) 図1～図4において、1は内蔵リード、2はパンプ、3はチップ、4は断路開閉部、5は内蔵リード部分をそれぞれ示す。

(0018) 本実施例のキズタ装置は、図1に示すように、リードに凹部が凹りられており、内蔵リードとして接続する内蔵リード部分1と内蔵リードとして接続する内蔵リード部分5とからなる。

(0019) このリードの断面は、リードの内蔵リード部分1をハーフエッジしたり、リードを厚いに2倍以上に引き伸ばすことによって得られる。

(0020) 断路開閉部4においては、内蔵リード部分1上に付けられた、外側にキズタよりなるパンプ2が付けられ、そのパンプ2を介してキズタチップ3と電気的に接続されている。なお、このときの内蔵リード部分1とキズタチップ3を本体に接続する部として、キズタチップ3側にあらかじめ付けたパンプであってしょい。また、ワイヤを用いてしょい。

(0021) そして、図2～図4に示した断路開閉部4から突出する内蔵リード部分5は、基板上に配置する

されう。

〔0022〕これにより、又又、上部封止部の内壁面から突出していた内部リードのみだけ、又又スペースをめり込んだり、他の部品等の実体にめり込むたりすることが可能になる。

〔0023〕又に、図5を用いて、本実施例の半導体部品のリードフレームについて説明する。

〔0024〕図5において、3Aは大きめの半導体チップ、3Bは小さめの半導体チップ、2Aは大きめの半導体チップと内部リード部分を組合せるパンプ、2Bは大きめの半導体チップと内部リード部分を組合せるパンプをそれぞれ示す。

〔0025〕図5に示すように、本実施例の半導体部品のリードフレームの形状は、フレームの中心内面から内部リードが斜め上に広がっている。

〔0026〕これにより、半導体チップである大きめの半導体チップでも大きめの半導体チップ3Aを組合せる場合でし、小さめの半導体チップ3Bを組合せる場合でも、各半導体チップ3A、3Bのパンプ位置を内部リード1上の位置に変更し、その位置にパンプ2A、2Bを設けることで半導体チップ3A、3Bと内部リード部分1とを組合せてある。このパンプ運用による内部リードと半導体チップとの実質的な接続はワイヤ接続では異られない実用的な手段である。

〔0027〕すなわち、本実施例のリードフレーム一つで多種の半導体チップを組合せる。

〔0028〕又に、本実施例の他の実施例を図6と図7に示す。

〔0029〕図6に示す半導体部品の形状は、実施例1に示した半導体部品の内部リード部分1と外部リード部分の接続をなくしたものであり、内部リードと外部リードを実用化したリードを設けてある。すなわち、本実施例によれば、リードの接続のはば2/3がレジンにより埋め込まれ、その埋め込まれたリード一端面(上面)が半導体チップとの電気的接続部をなし、一方、リードの接続のはば1/3がレジンから露出、その露出した端面は実施例への接続端子、つまり内部リードとなる。

〔0030〕これにより、実施例における端子と外部リードの接続部分の接続を組合せてひととしに、開型化パッケージが得られる。リードフレームに接続をつりなくしてもよくなる。

〔0031〕図7に示す半導体部品の形状は、前述の実施例1に示した半導体部品の半導体チップ3A上に内蔵用フィン6を設け、半導体チップ3Aから見せらるる端面を追加してやるものである。

〔0032〕また、本実施例は長方体型の半導体部品をそのまま取り上げたが正方体型のエピドロップについても

可能である。

〔0033〕また、本実施例のCOL(CHIP ON LEAD)構造の半導体部品は、底面から内部リードを突出させた状態をとりまげたが、LOC(LEAD ON CHIP)構造等の半導体部品においては、上部から内部リードを突出させる。

〔0034〕したがって、半導体チップとそれに組合めに内部リードを組合せて封止した半導体部品であって、底面半導体部品の封止部位置の底面もしくは、

上部から内部リードの一端を突出させることにより、半導体部品の封止部位置のあらる基板内に内部リードがあり、実施例の内部リードの突出によって余分とられていた実施例はを縮小でるので、半導体部品の基板実装における実装効率を向上することが可能となる。

〔0035〕以上、本実施例によってなされた発明を、既に実施例によづき実用的に説明したが、本発明は、前記実施例に規定されるものではなく、その要旨を達成しない範囲においては、又可成であることは明ニである。

〔0036〕

〔発明の効果〕本発明において示示される発明のうち実用的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

〔0037〕本発明はチップとそれに組合めに内蔵された内蔵リードを組合せて封止した半導体部品であって、既に半導体部品の封止部位置の底面もしくは、上部から内蔵リードの一端を露出させることにより、半導体部品の封止部位置のあらる基板内に内蔵リードがあり、実施例の内蔵リードの突出によって余分とられていた実施例はを縮小でるので、半導体部品の基板実装における実装効率を向上することが可能となる。

〔図面の簡単な説明〕

〔図1〕本実施例の半導体部品の構造図である。

〔図2〕本実施例の半導体部品の断面図である。

〔図3〕本実施例の半導体部品の断面図である。

〔図4〕本実施例の半導体部品の底面からみた半導体部品である。

〔図5〕本実施例の半導体部品におけるリードフレームの構造を説明するための図である。


〔図6〕本実施例の他の実施例である半導体部品の構造を説明するための図である。

〔図7〕本実施例の他の実施例である半導体部品の構造を説明するための図である。


〔実用の範囲〕

1…内蔵リード部分、2…パンプ、3…チップ、4…封止部、5…内蔵リード部分、6…内蔵用フィン。

(図1)



(図2)




(図3)

図3




(図4)




(図5)

図5




(図6)

図6



(図7)

図7



フロントページの記述

(11) 101.01.

20024 内閣官房

F1

2002 11/31

法務省法務省

(11) 貸物者 外谷 邦輔

東京都小平市上木本町5丁目20番1号

株式会社日立製作所本社本部内

[TITLE OF THE INVENTION]

Semiconductor Device

5

[CLAIMS]

1. A semiconductor device including a semiconductor chip, inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is partially protruded from a lower surface or an upper surface of the resin encapsulate.
- 15 2. The semiconductor device in accordance with claim 1, wherein the inner leads are electrically connected to the semiconductor chip by bumps, respectively.
- 20 3. A semiconductor device including a semiconductor chip, a plurality of inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is encapsulated at a portion of the thickness thereof while being exposed at the 25 remaining portion thereof in such a fashion that it has an

encapsulated main lead surface serving as an electrical connection to the semiconductor chip, and an exposed main lead surface positioned opposite to the encapsulated main lead surface, the exposed main lead surface serving as an outer lead.

5

[DETAILED DESCRIPTION OF THE INVENTION]

[FIELD OF THE INVENTION]

The present invention relates to a technique  
10 effective if applied to semiconductor devices.

[DESCRIPTION OF THE PRIOR ART]

In conventional semiconductor devices, a semiconductor chip is typically connected with inner leads by means of wires or bumps. Such a semiconductor device  
15 has a structure in which outer leads are laterally protruded from an encapsulate.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

20 After reviewing the prior art, the inventors have found the following problems. A down-sizing of recent system appliances using semiconductor devices has resulted in a requirement to reduce the size of circuit boards on which semiconductor devices are mounted. To this end,  
25 attempts to reduce the size of semiconductor devices have

been made in order to achieve an improvement in the mounting efficiency of circuit boards resulting in a reduction in the size of those circuit boards.

5 In most cases, such a reduction in the size of semiconductor devices have been achieved by reducing the size of semiconductor chips. For such a reduction in the size of semiconductor devices, outer leads have not been the subject of interest. That is, there has been no attempt to reduce the area occupied by outer leads of a 10 semiconductor device on a circuit board. Since conventional semiconductor devices have a structure in which outer leads are laterally protruded from a resin encapsulate, they have a mounting area increased by the area of the outer leads laterally protruded from the resin encapsulate. As a result, the conventional semiconductor devices involve a problem in that the mounting efficiency 15 thereof on a circuit board is degraded.

An object of the invention is to provide a technique capable of improving the mounting efficiency of a 20 semiconductor device on a circuit board.

Other objects and novel features of the present invention will become more apparent after a reading of the following detailed description when taken in conjunction with the drawings.

25

#### (MEANS FOR SOLVING THE SUBJECT MATTERS)

A representative of inventions disclosed in this application will now be summarized in brief.

30 In a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, each of the

inner leads is partially protruded from a lower surface or an upper surface of the resin encapsulate.

5 For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

10 15 Now, the present invention will be described in detail in conjunction with embodiments thereof.

15 20 In the drawings associated with the embodiments, elements having the same function are denoted by the same reference numeral, and repeated description thereof will be omitted.

#### [EMBODIMENTS]

Fig. 1 is a view illustrating a semiconductor device having a structure according to an embodiment of the 25 present invention. The semiconductor device according to the embodiment of the present invention shown in Fig. 1 has a rectangular structure. Fig. 2 is a side view of the semiconductor device when viewed at the shorter side of the rectangular structure. Fig. 3 is a side view of the 30 semiconductor device when viewed at the longer side of the rectangular structure. Fig. 4 is a plan view of the semiconductor device when viewed at the bottom.

In Figs. 1 to 4, the reference numeral 1 denotes

inner lead portions, 2 bumps, 3 a chip, 4 a resin encapsulate, and 5 outer lead portions, respectively.

As shown in Fig. 1, the semiconductor device of the present embodiment includes leads having a stepped lead structure. Each lead has an inner lead portion 1 serving as an inner lead, and an outer lead portion 5 serving as an outer lead.

The stepped lead structure can be obtained by half-etching the inner lead portions 1 of the leads. Alternatively, the stepped lead structure may be obtained by bonding two lead sheets to each other in such a fashion that they define a step therebetween, and then cutting the bonded lead sheets.

Within the resin encapsulate 4, bumps 2, which may be made of, for example, solder, are provided on the inner lead portions 1, respectively. Through these bumps 2, the inner lead portions are electrically connected to the semiconductor chip 3. Bumps previously provided at the semiconductor chip 3 may also be used as means for electrically connecting the inner lead portions 1 to the semiconductor chip 3. Alternatively, wires may be used.

As shown in Figs. 2 to 4, the outer lead portions 5, which are protruded from the resin encapsulate 4, are mounted on a circuit board or the like while being in surface contact with the circuit board. Accordingly, it is

possible to reduce the mounting space of the semiconductor device by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices. Otherwise, this area may be used to 5 mount other elements.

Now, a lead frame included in the semiconductor device according to the present embodiment will be described in conjunction with Fig. 5.

In Fig. 5, the reference numeral 3A denotes a larger 10 semiconductor chip, 3B a smaller semiconductor chip, 2A bumps for coupling inner leads to the larger semiconductor chip, and 2B bumps for coupling the inner leads to the smaller semiconductor chip, respectively.

As shown in Fig. 5, the lead frame of the 15 semiconductor device according to the present embodiment has a structure in which inner leads extend radially around an area near the center of the lead frame. Accordingly, any one of the semiconductor chips having different sizes, that is, the larger semiconductor chip 3A and smaller 20 semiconductor chip 3B indicated by phantom lines, can be connected with the inner lead portions 1 by shifting each pad position of the semiconductor chip 3A or 3B to a position where the semiconductor chip 3A or 3B can be connected to the inner leads 1, and providing a bump 2A or 25 2B at the shifted position. The electrical connection

between the inner leads and the semiconductor chip obtained by use of bumps as mentioned above provides an useful effect which cannot be expected in the case using wire connection. That is, one lead frame, which is configured in accordance with the present embodiment, can be applied to a variety of semiconductor chips.

Referring to Figs. 6 and 7, other embodiments of the present invention are illustrated, respectively.

In a semiconductor device according to the embodiment of Fig. 6, there is no step between the inner and outer lead portions 1 and 5 of each lead, as compared to the semiconductor device of Fig. 1. In this case, the semiconductor device includes leads each serving as both the inner and outer leads. In accordance with this embodiment, about 2/3 of the thickness of each lead is encapsulated by resin. One main surface of each lead, namely, the encapsulated main surface (upper surface), serves as an electrical connection to the semiconductor chip. About 1/3 of the thickness of each lead is exposed from the resin. The other main surface of each lead, namely, the exposed main surface, serves as a connection terminal to a mounting circuit board, for example, an outer lead.

In accordance with such a structure, it is possible to secure the area, where the outer leads can be connected

to the circuit board, upon the mounting of the semiconductor device. Furthermore, a thin package can be produced. In accordance with this embodiment, it is also unnecessary to provide a stepped lead structure for the lead frame.

In a semiconductor device according to the embodiment of Fig. 7, radiation fins 6 are provided on the semiconductor chip 3 shown in Fig. 1 in order to radiate heat generated from the semiconductor chip 3.

Although the above embodiments have been described as being applied to rectangular semiconductor devices, they may also be applied to square semiconductor devices. Also, the above embodiments have been described as being applied to a semiconductor device having a COL (Chip On Lead) structure to protrude outer leads thereof from the lower surface of the encapsulate. In the case of a semiconductor device having an LOC (Lead On Chip) structure, outer leads thereof are protruded from the upper surface of the encapsulate.

For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface

of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

Although the preferred embodiments of the invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims.

[EFFECTS OF THE INVENTION]

Effects obtained by a representative one of the inventions disclosed in this application will now be described in brief.

For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.